ROプレイヤーのためのPC雑談スレ その13

[436:（○口○*）さん (24/10/23 19:14 ID:c3sHqhOi0)]
ROって負荷のかかり方が極端だから良いPCだと最低フレームレートが大幅に底上げされてヌルヌルってのはある
DX9になってから大分改善はしたけど

[437:Ryzen APU (24/10/30 08:48 ID:a3L//w3u0)]
>>428
となると、窓拭きも窓取り外してブラッシングして汚れを落としてから
窓拭きスプレーつけて雑巾でふき取るのが良いって事だな

そろそろ寒くなってきたし、掃除するかな

[438:（○口○*）さん (24/10/30 15:35 ID:ZfYA054P0)]
>>437
水拭きのあとに乾拭きしろって言ってんだよ
斜め読みした上でわかった気になってるパターンが一番行動力ある無能だぞ

[439:（○口○*）さん (24/10/31 02:23 ID:7ABg2uwO0)]
ここのスレ民、こういうの好きだろｗ（偏見
https://pbs.twimg.com/media/Ga_kX-iXoAAWXMV.jpg

[440:（○口○*）さん (24/10/31 07:55 ID:Hmc9reY60)]
分かりずらすぎて草

[441:（○口○*）さん (24/10/31 13:31 ID:HBvEorTR0)]
>>440
分かるのが辛いでわかりづらい、ず、じゃなくてつ、な

[442:（○口○*）さん (24/10/31 15:54 ID:CXJaVJXr0)]
ズラ過ぎｗ

[443:（○口○*）さん (24/10/31 22:39 ID:Hmc9reY60)]
分かるのがからい

[444:エース ◆IH9QhoIQXk (24/11/01 11:25 ID:UnJ689MA0)]
ズレてるなあ

[445:Ryzen APU (24/11/02 15:47 ID:qiRrB9IO0)]
1.3.1.2. Quad SPIフラッシュのプログラミング
インテルCPLDのJTAGインターフェイスを使用して、PFL IPコアでQuad SPIフラッシュ・メモリー・デバイスをプログラミングすることもできます。
インテルCPLDでインスタンス化されたPFL IPコアは、CPLD JTAGプログラミング・インターフェイスとインテルCPLD I/Oピンに接続するQuad SPIフラッシュ・メモリー・デバイス・インターフェイス間のブリッジとして機能します。最大8つの同一のQuad SPIフラッシュを並列に接続して、より多くのコンフィグレーション・データ・ストレージを実装できます。

注: Quad SPIフラッシュをパラレルで接続する場合は、メモリー集積度、デバイスファミリー、メーカーが同一のフラッシュ・メモリー・デバイスを使用してください。
図 4. CPLD JTAGインターフェイスを使用したQuad SPIフラッシュ・メモリー・デバイスのプログラミング
図で示しているのは、JTAGインターフェイスを介してQuad SPIフラッシュ・メモリー・デバイスをプログラミングするためのブリッジとして機能するインテルCPLDです。PFL IPコアでは、最大4つのデバイスの複数のQuad SPIフラッシュ・プログラミングをサポートします。
注: PFL IPコアでは、最大8つのデバイスの複数のQuad SPIフラッシュ・プログラミングをサポートします。

https://www.intel.co.jp/content/www/jp/ja/docs/programmable/683698/21-1-19-1-0/programming-quad-spi-flash.html

JTAGって聞いたことがあるぞ

read.cgi ver5.26 + n2 (02/10/01)